在半導體存儲技術領域，一場關于3D NAND閃存層數突破的競賽正愈演愈烈。鎧俠與閃迪近日宣布，將于6月14日至18日舉辦的VLSI Symposium研討會上，聯合展示基于多層堆疊單元架構（QLC）的NAND閃存技術，標志著行業向1000層3D NAND的研發目標邁出關鍵一步。
據技術資料披露，雙方已提前公布MSA-CBA（多層堆疊單元陣列-CMOS鍵合）器件架構設計圖，并同步公開了由兩塊218字線陣列晶圓堆疊而成的單元陣列FIB-SEM顯微圖像。該技術通過垂直堆疊方式實現存儲單元密度提升，為突破現有3D NAND層數限制提供了可行路徑。
作為行業先驅，鎧俠早在2024年便制定了1000層3D NAND技術路線圖。根據日本媒體PC Watch的報道，其研發目標包括2027年實現NAND閃存面密度達100 Gbit/mm2，同時完成1000字線級3D NAND結構驗證。這一規劃將使存儲芯片在單位面積內集成更多存儲單元，顯著提升數據存儲容量。
競爭對手三星電子雖同樣布局千層級NAND研發，但采取了更為保守的技術策略。該公司在舊金山國際固態電路大會（ISSCC）上展示的multi-BV NAND概念，通過將兩塊存儲晶圓與兩塊外圍電路晶圓進行交叉堆疊，實現縱向擴展。這種技術路徑與鎧俠的垂直堆疊方案在最終目標上殊途同歸，均指向千層級3D NAND的工業化應用。
行業分析指出，隨著人工智能、大數據等領域的快速發展，市場對高密度存儲芯片的需求持續攀升。千層級3D NAND技術的突破不僅將推動存儲設備容量指數級增長，更可能引發整個半導體產業鏈的技術迭代浪潮。當前，全球主要存儲廠商正通過架構創新、材料改進等手段，加速攻克高層數堆疊帶來的工藝挑戰。
